SherbyNet - /page/wikibook/entry.mu

Micron Document

<!DOCTYPE html>

<title>NetBurst</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">NetBurst</span></h1>

</header>

</div>

<div>NetBurst</div>

</div>

<table><caption style="background-color:#127cc1;color:#ffffff;">Informations générales</caption>

<th scope="row"> Production

</th>

<td>

20 novembre 2000</td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Performances</caption>

<th scope="row"> Fréquence

</th>

<td>

1,3 <abbr class="abbr" title="gigahertz"><a href="Hertz" title="Hertz">GHz</a></abbr> à 3,8 <abbr class="abbr" title="gigahertz"><a href="Hertz" title="Hertz">GHz</a></abbr></td>

</tr>

<tr>

<th scope="row"> Fréquence du <a href="Front_side_bus" title="Front side bus">FSB</a>

</th>

<td>

100 <a href="MT/s" class="mw-redirect" title="MT/s">MT/s</a> à 1 066 <a href="MT/s" class="mw-redirect" title="MT/s">MT/s</a></td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Taille du cache</caption>

<th scope="row"> Niveau 1

</th>

<td>

8 ko à 16 ko par coeur</td>

</tr>

<tr>

<th scope="row"> Niveau 2

</th>

<td>

128 ko à 4096 ko</td>

</tr>

<tr>

<th scope="row"> Niveau 3

</th>

<td>

4 Mo à 16 Mo partagé</td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Spécifications physiques</caption>

<th scope="row"> Finesse de gravure

</th>

<td>

</tr>

<tr>

<th scope="row"> Nombre de transistors

</th>

<td>

</tr>

<tr>

</th>

<td>

1-2<br>(2-4 threads avec l'hyper-threading)</td>

</tr>

<tr>

<th scope="row"> <a href="Socket_(processeur)" title="Socket (processeur)">Socket(s)</a>

</th>

<td>

<ul><li><a href="Socket_423" class="mw-redirect" title="Socket 423">Socket 423</a></li>

<li><a href="Socket_478" title="Socket 478">Socket 478</a></li>

<li><a href="Socket_603" title="Socket 603">Socket 603</a></li>

<li><a href="Socket_604" title="Socket 604">Socket 604</a></li>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Architecture et classification</caption>

<th scope="row"> <a href="Architecture_de_processeur" title="Architecture de processeur">Architecture</a>

</th>

<td>

<a href="X86-16" class="mw-redirect" title="X86-16">x86-16</a>, <a href="IA-32" class="mw-redirect" title="IA-32">IA-32</a>,<br><a href="X86-64" class="mw-redirect" title="X86-64">x86-64</a> (certains)</td>

</tr>

<tr>

<th scope="row"> Extensions

</th>

<td>

<a href="Jeu_d'instructions_MMX" title="Jeu d'instructions MMX">MMX</a>, <a href="Streaming_SIMD_Extensions" title="Streaming SIMD Extensions">SSE</a>, <a href="SSE2" class="mw-redirect" title="SSE2">SSE2</a>, <a href="SSE3" title="SSE3">SSE3</a> (certains)</td>

</tr>

<tr>

<th scope="row"> <a href="Microarchitecture" title="Microarchitecture">Micro-architecture</a>

</th>

<td>

NetBurst</td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Produits, marques, modèles, variantes</caption>

<th scope="row"> Marques

</th>

<td>

<ul><li><a href="Celeron#Famille_NetBurst" title="Celeron">Celeron</a>

<ul><li>Celeron D</li></ul></li>

<li><a href="Pentium_4" title="Pentium 4">Pentium 4</a></li>

<li><a href="Pentium_D" title="Pentium D">Pentium D</a></li>

<li><a href="Pentium_4-M" title="Pentium 4-M">Pentium 4-M</a> (PC portables)</li></ul></td>

</tr>

</tbody></table><table><caption style="background-color:#127cc1;color:#ffffff;">Historique</caption>

</table>

<p class="overflow infobox-navigateur navigation-not-searchable" style=""><span class="prev_bloc"><a href="Intel_P6" title="Intel P6">P6</a></span> <span class="next_bloc"><a href="Core_(microarchitecture)" title="Core (microarchitecture)">Intel Core</a><br><a href="IA-64" title="IA-64">IA-64</a></span></p>

</div>

<p>La microarchitecture <i><b>NetBurst</b></i> est une <a href="Microarchitecture" title="Microarchitecture">microarchitecture</a> de <a href="Liste_des_microprocesseurs_Intel" title="Liste des microprocesseurs Intel">processeurs Intel</a> (<abbr class="abbr" title="Septième">7<sup>e</sup></abbr> génération de <a href="Microprocesseur" title="Microprocesseur">microprocesseur</a> <a href="X86" title="X86">x86</a>). Elle est assez différente de la microarchitecture <a href="Intel_P6" title="Intel P6">P6</a> du <span class="nowrap"><a href="Pentium_III" title="Pentium III">Pentium III</a></span><sup id="cite_ref-1" class="reference"><a href="#cite_note-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup>.

</p><p>Introduite fin 2000, elle est remplacée en 2006 par l'architecture <a href="Core_(microarchitecture)" title="Core (microarchitecture)">Core</a>, issue de l'évolution pour <a href="Ordinateur_portable" title="Ordinateur portable">ordinateurs portables</a> de la microarchitecture P6. La montée en fréquence des processeurs « Netburst », indispensable à l'évolution de cette microarchitecture, est en effet impossible à poursuivre à ce moment-là, à cause d'une trop grande dissipation thermique<sup id="cite_ref-2" class="reference"><a href="#cite_note-2"><span class="cite-bracket">[</span>2<span class="cite-bracket">]</span></a></sup>.

</p>

<div class="mw-heading mw-heading2"><h2 id="Caractéristiques"><span id="Caract.C3.A9ristiques"></span>Caractéristiques</h2></div>

<p>Afin de permettre une importante montée en fréquence, elle se distingue du <span class="nowrap"><a href="Pentium_III" title="Pentium III">Pentium III</a></span> par de nombreux étages de <a href="Pipeline_(architecture_des_processeurs)" title="Pipeline (architecture des processeurs)">pipeline</a> : 20 pour <i>Willamette</i> et <i>Northwood</i>, 31 pour <i>Prescott</i> et <i>Cedar Mill</i>, contre 10 pour le <span class="nowrap">Pentium III</span>.

</p>

<ul><li>Fréquences élevées (jusqu'à 3,8 <abbr class="abbr" title="gigahertz">GHz</abbr> sans <a href="Overclocking" title="Overclocking">overclocking</a>) ;</li>

<li><a href="Pipeline_(architecture_des_processeurs)" title="Pipeline (architecture des processeurs)">Pipeline</a> long (20 étages puis 31), dont certains sont passifs ;</li>

<li>2 <a href="Unit%C3%A9_arithm%C3%A9tique_et_logique" title="Unité arithmétique et logique">unités arithmétique et logique</a> double vitesse jusqu'au <i>Northwood</i> ;</li>

<li>2 <a href="Unit%C3%A9_de_calcul_en_virgule_flottante" title="Unité de calcul en virgule flottante">unités de calcul en virgule flottante</a> traitant également les instructions vectorielles flottantes du jeu SSE (128 bits en deux cycles) ;</li>

<li><i><span class="lang-en" lang="en"><a href="Hyper-Threading" class="mw-redirect" title="Hyper-Threading">Hyper-Threading</a></span></i></li></ul>

<div class="mw-heading mw-heading3"><h3 id="Inconvénients"><span id="Inconv.C3.A9nients"></span>Inconvénients</h3></div>

<p>Deux inconvénients mettent à mal le pipeline long :

</p>

<ol><li>Une erreur de <a href="Pr%C3%A9diction_de_branchement" title="Prédiction de branchement">prédiction de branchement</a> (il faut attendre que le <a href="Pipeline_(architecture_des_processeurs)" title="Pipeline (architecture des processeurs)">pipeline</a> soit vidé pour pouvoir reprendre les opérations en cours. Ce point donne une importance très grande à l'unité de prédiction) ;</li>

<li>Le nombre de transistors de suivi des instructions augmente, entraînant une consommation électrique et une <a href="Enveloppe_thermique" title="Enveloppe thermique">dissipation thermique</a> importantes. Ce point est devenu crucial au point que le <i>Prescott</i> n'a jamais atteint la fréquence prévue.</li></ol>

<div class="mw-heading mw-heading2"><h2 id="Évolutions"><span id=".C3.89volutions"></span>Évolutions</h2></div>

<p>(dans le désordre)

</p>

<ul><li><a href="Pentium_4" title="Pentium 4">Pentium 4</a>

<ul><li><a href="Pentium_4#Willamette" title="Pentium 4">Willamette</a> (180 nm)</li>

<li><a href="Pentium_4#Northwood" title="Pentium 4">Northwood</a> (130 nm)</li>

<li><a href="Pentium_4#Prescott" title="Pentium 4">Prescott</a> (90 nm)</li>

<li><a href="Pentium_4#Cedar_Mill" title="Pentium 4">Cedar Mill</a> (65 nm)</li></ul></li>

<li><a href="Pentium_D" title="Pentium D">Pentium D</a> et <span class="lang-en" lang="en"><a href="Pentium_Extreme_Edition" title="Pentium Extreme Edition">Pentium Extreme Edition</a></span> double coeur

<ul><li><a href="Pentium_D" title="Pentium D">Smithfield</a> (90 nm)</li>

<li><a href="Pentium_D" title="Pentium D">Presler</a> (65 nm)</li></ul></li>

<li><a href="Xeon" title="Xeon">Xeon</a> DP

<ul><li><a href="Xeon#Architecture_NetBurst" title="Xeon">Foster</a> (180 nm)</li>

<li><a href="Xeon#Architecture_NetBurst" title="Xeon">Prestonia</a> (130 nm)</li>

<li><a href="Xeon#Architecture_NetBurst" title="Xeon">Nocona</a> (90 nm)</li>

<li><a href="Xeon#Architecture_NetBurst" title="Xeon">Irwindale</a> (90 nm)</li>

<li><a href="Xeon#Architecture_NetBurst" title="Xeon">Paxville</a> (90 nm)</li>

<li><a href="Xeon#Architecture_NetBurst" title="Xeon">Dempsey</a> (65 nm)</li></ul></li>

<li><a href="Xeon" title="Xeon">Xeon</a> MP

<ul><li><a href="Xeon#Architecture_NetBurst_2" title="Xeon">Foster MP</a> (180 nm)</li>

<li><a href="Xeon#Architecture_NetBurst_2" title="Xeon">Gallatin</a> et <span class="lang-en" lang="en"><a href="Pentium_Extreme_Edition" title="Pentium Extreme Edition">Pentium Extreme Edition</a></span> mono coeur (130 nm)</li>

<li><a href="Xeon#Architecture_NetBurst_2" title="Xeon">Cranford</a> (90 nm)</li>

<li><a href="Xeon#Architecture_NetBurst_2" title="Xeon">Potomac</a> (90 nm)</li>

<li><a href="Xeon#Architecture_NetBurst_2" title="Xeon">Paxville MP</a> (90 nm)</li>

<li><a href="Xeon#Architecture_NetBurst_2" title="Xeon">Tulsa</a> (65 nm)</li></ul></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Annexes">Annexes</h2></div>

<div class="mw-heading mw-heading3"><h3 id="Notes_et_références"><span id="Notes_et_r.C3.A9f.C3.A9rences"></span>Notes et références</h3></div>

<li id="cite_note-1"><span class="mw-cite-backlink"><a href="#cite_ref-1">↑</a> </span><span class="reference-text"><a href="Intel#Historique_des_microprocesseurs_x86_produits" title="Intel">voir les architectures x86 Intel</a></span>

</li>

<li id="cite_note-2"><span class="mw-cite-backlink"><a href="#cite_ref-2">↑</a> </span><span class="reference-text"><span class="ouvrage" id="2006">« <a rel="nofollow" class="external text" href="http://www.hardware.fr/articles/623-3/intel-core-2-duo-dossier.html"><cite style="font-style:normal;">Intel Core 2 Duo - Le plan et les problèmes Netburst (page 3)</cite></a> », sur <span class="italique">hardware.fr</span>, <time class="nowrap" datetime="2006-06-22" data-sort-value="2006-06-22">22 juin 2006</time> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2024-10-05" data-sort-value="2024-10-05">5 octobre 2024</time>)</small></span>.</span>

</li>

</ol></div>

</div>

<div class="mw-heading mw-heading3"><h3 id="Liens_externes">Liens externes</h3></div>

<ul><li><span class="ouvrage" id="DelattrePrieur2006"><span class="ouvrage" id="Franck_DelattreMarc_Prieur2006">Franck Delattre et Marc Prieur, « <a rel="nofollow" class="external text" href="https://www.hardware.fr/articles/623-2/intel-core-2-duo-dossier.html"><cite style="font-style:normal;">Intel Core 2 Duo - IPC et fréquence (page 2)</cite></a> », sur <span class="italique">HardWare.fr</span>, <time class="nowrap" datetime="2006-06-22" data-sort-value="2006-06-22">22 juin 2006</time> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2024-10-05" data-sort-value="2024-10-05">5 octobre 2024</time>)</small></span></span></li>

<li><span class="ouvrage" id="DelattrePrieur2006"><span class="ouvrage" id="Franck_DelattreMarc_Prieur2006">Franck Delattre et Marc Prieur, « <a rel="nofollow" class="external text" href="https://www.hardware.fr/articles/623-3/intel-core-2-duo-dossier.html"><cite style="font-style:normal;">Intel Core 2 Duo - Le plan et les problèmes Netburst (page 3)</cite></a> », sur <span class="italique">HardWare.fr</span>, <time class="nowrap" datetime="2006-06-22" data-sort-value="2006-06-22">22 juin 2006</time> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2024-10-05" data-sort-value="2024-10-05">5 octobre 2024</time>)</small></span></span></li></ul>

</div>

<ul id="bandeau-portail" class="bandeau-portail"><li><span class="bandeau-portail-element"><span class="bandeau-portail-icone"><span class="noviewer skin-invert-image" typeof="mw:File"></span></span> <span class="bandeau-portail-texte">Portail de l’électricité et de l’électronique</span> </span></li> <li><span class="bandeau-portail-element"><span class="bandeau-portail-icone"><span class="noviewer" typeof="mw:File"></span></span> <span class="bandeau-portail-texte">Portail de l’informatique</span> </span></li> </ul></div><div><div class="zim-footer">

Cet article est issu de <a class="external text" title="Dernière modification le 2024-10-05" href="https://fr.wikipedia.org/wiki/?title=NetBurst&oldid=219184073">Wikipédia</a>. Sauf mention contraire, le texte est disponible sous <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.fr">Creative Commons Attribution-Share Alike 4.0</a>. Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.

</div>

</div></div>

</div>

</main>

</div>

</body></html>